智能化多端口矩陣測試MIPI測試

1DSI驅(qū)動接口工作原理與電路構(gòu)架

本文設(shè)計(jì)的MIPI-DSI接口具有一個(gè)時(shí)鐘通道和兩個(gè)數(shù)據(jù)通道，時(shí)鐘通道支持高速DDR時(shí)鐘的接收與恢復(fù)，支持*功耗狀態(tài)(ULPS):數(shù)據(jù)通道0支持高速數(shù)據(jù)接收和低功耗模式下的雙向傳輸，支持總線競爭檢測:數(shù)據(jù)通道1住處高速數(shù)據(jù)接收及*功耗模式:單通道數(shù)據(jù)傳輸速率高達(dá)800Mbits/s，低功耗模式下數(shù)據(jù)傳輸速率8~IOMbits/s。

DSI接口工作原理

基于MIPI-DSI協(xié)議的顯示驅(qū)動接口，具備視頻模式和低功耗模式兩種工作狀態(tài)。在視頻模式下，接收主機(jī)高速發(fā)送過來的圖像數(shù)據(jù)，并轉(zhuǎn)換成DPI并目格式輸出到1COS驅(qū)動模塊。在命令模式下，接收主機(jī)發(fā)送過來的的命令和數(shù)據(jù)，并轉(zhuǎn)換成DBI總線格式輸出到LCOS驅(qū)動模塊?；蛘咦x取LCOS驅(qū)動模塊的狀態(tài)信息和數(shù)據(jù)，并轉(zhuǎn)換成串行信號反向發(fā)送給主機(jī)。 HS模式下時(shí)鐘和數(shù)據(jù)線間的時(shí)序關(guān)系測試；智能化多端口矩陣測試MIPI測試

MIPI-DSI接口以MIPID-PHY協(xié)議定義的物理傳輸層為基礎(chǔ)，DPHY定義的物理傳輸層多可支持4個(gè)數(shù)據(jù)通道，1個(gè)時(shí)鐘通道，每個(gè)通道在低功耗模式時(shí)以1.2V的低速信號傳輸，在高速模式時(shí)則采用擺幅為200毫伏的低壓差分信號傳輸，從而相對于現(xiàn)有的設(shè)備表現(xiàn)出更高性能，更低功耗，更低EMI和更少的引腳，LCOS顯示芯片是一種硅基液晶微顯示技術(shù)，常用與便攜式移動電子設(shè)備中，如可穿戴式設(shè)備，要求具有很低的功耗，又要具有較高的顯示分辨率。因此筆者設(shè)計(jì)了一種適用于LCOS顯示芯片的MIPIDSI顯示驅(qū)動接口，支持的分辨率為1280*720，幀率60Hz。江西MIPI測試多端口矩陣測試MIPI LCD 的CLK時(shí)鐘頻率與顯示分辨率及幀率的關(guān)系;

2，MIPI協(xié)議的主要應(yīng)用領(lǐng)域

2.5G、3G手機(jī)、PDA、PMP、手持多媒體設(shè)備

3，目前應(yīng)用為成熟的兩個(gè)接口CSI(CameraSerialInterface)一個(gè)位于處理器和顯示模組之間的高速串行接口DSI(DisplaySerialInterface)一個(gè)位于處理器和攝像模組之間的高速串行接口。

4，DSI分層結(jié)構(gòu)DSI分四層，

對應(yīng)D-PHY、DSI、DCS規(guī)范、分層結(jié)構(gòu)圖如下：

?PHY定義了傳輸媒介，輸入/輸出電路和和時(shí)鐘和信號機(jī)制。

?LaneManagement層：發(fā)送和收集數(shù)據(jù)流到每條lane。

?LowLevelProtocol層：定義了如何組幀和解析以及錯(cuò)誤檢測等。

?Application層：描述高層編碼和解析數(shù)據(jù)流。

MIPI信號完整性測試是一種測試方法，

用于檢查MIPI接口傳輸?shù)男盘柺欠窬哂蟹€(wěn)定性和可靠性。在MIPI接口中，由于信號速率很高，需要確保信號傳輸?shù)耐暾院蜏?zhǔn)確性，以避免數(shù)據(jù)丟失或出現(xiàn)錯(cuò)誤。

MIPI信號完整性測試通常包括以下方面：

1.噪聲測試：檢測信號波形中的噪聲水平，了解噪聲對信號的影響，并確定信號噪聲的能力以確保傳輸數(shù)據(jù)的可靠性。

2.抖動測試：測試信號波形在某些時(shí)刻出現(xiàn)的隨機(jī)抖動，評估其對信號傳輸?shù)挠绊?，并確定抖動的性能指標(biāo)。

3.失真測試：檢查信號在傳輸過程中是否發(fā)生失真，并分析失真的原因及其對信號的影響，從而確定信號失真的能力。

通過對MIPI信號進(jìn)行完整性測試，可以幫助廠商確定其MIPI設(shè)備的信號傳輸性能，并提高其產(chǎn)品的穩(wěn)定性和可靠性 Global Operation的測試；

數(shù)據(jù)通道0具有高速數(shù)據(jù)接收，以及低功耗下的Escape模式，數(shù)據(jù)通道1具有高速數(shù)據(jù)接收和功耗模式，在閑置狀態(tài)時(shí)，通道都處于LP-II狀態(tài)。當(dāng)主機(jī)向從機(jī)發(fā)送高速接收請求序列LP-II->LPOI->LPOO，從機(jī)通過檢測LP-II->LPOI和LPOI->LPOO的變化，使能差分放大電路的中的終端電阻控制信號，打開高速接收，從機(jī)開始準(zhǔn)備接收主機(jī)高速發(fā)送過來的數(shù)據(jù)。當(dāng)主機(jī)向從機(jī)發(fā)送Escape模式進(jìn)入序列LP-II->LP-IO>LPOO>LPOI->LPOO時(shí)，從機(jī)開始檢測序列，在正確接收到的LPOO狀態(tài)后即進(jìn)入Escape模式，然后等待主機(jī)發(fā)送Entrycommands。再進(jìn)行相應(yīng)的操作，退出Escape模式的序列是LP-IO>LP-II。 數(shù)據(jù)線的HS信號質(zhì)量測試；USB測試MIPI測試故障

MIPI-DSI接口以MIPI D-PHY協(xié)議定義的物理傳輸層為基礎(chǔ);智能化多端口矩陣測試MIPI測試

2，MIPID-PHY測試項(xiàng)目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value 智能化多端口矩陣測試MIPI測試